本文开端：期间周报 作家：朱成呈

5 月 25 日，华为在半导体领域抛出一个新见地。

今日，在 IEEE 外洋电路与系统探讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波初次公开建议"韬（τ）定律"。

与往日数十年依赖晶体管线宽捏续收缩的"摩尔定律"不同，"韬定律"试图将半导体演进标的从"几何缩微"转向"时分缩微"，即通过逻辑折叠等翻新，捏续压缩芯片里面的信号传播时延，从而实现半导体与电子系统的捏续演进。

何庭波在同期发布的论文《多层电子系统的时分缩微表面》中直言，改日十年的标的依然明确，但"器具链、尺度、基准、器件物理和经济模子，都需要卓绝任何单一公司的孝敬"。这意味着，"韬定律"并不是单一本领突破，而是一场波及 EDA、晶圆代工、先进封装、设备、材料的产业协同。

半导体资深大家张国斌向期间周报记者示意，往日行业更多依赖收缩晶体管线宽提高性能，而韬定律实验上是在先进制程受限条目下，从系统级层濒临芯片性能从头进行优化。"它不是粗拙的封装升级，而是从芯片架构、3D 堆叠、软件编程到系统级协同的一整套重构。"

何庭波这篇论文的中枢孝敬，是将优化主义从空间域（L，特征尺寸）转机到时分域（τ，时分常数）。快念念慢想谈论院院长田丰向期间周报记者示意，这意味着通盘产业链的竞争维度发生位移，不再只好光刻机和制程节点才是决定性变量，能裁减互连电阻、寄生电高兴物理旅途长度的本领也极端进攻。

本钱市集马上作出反馈。5 月 25 日，A 股半导体板块大幅走强。然则，并非扫数半导体企业都能从中均等受益。"韬定律"的要点，是在单一制程能力以外，强调逻辑堆叠之后的系统工程能力，包括跨层协同想象、先进封装互连以及高功耗散热料理，产业价值链或向 EDA、先进封装、热料理等设施歪斜。

"华为韬定律的发布，实验上为通盘产业明确一件事：下一个十年，竞争的输赢手不在光刻机的节点上，而在封装、存储带宽、互连和 Fabric 想象上，以及支捏这一切的系统级 EDA 器具链上。"芯和半导体首创东说念主代文亮向期间周报记者示意。

国产 EDA 迎契机窗口

何庭波在论文中以"时分常数 τ "当作优化主义，将其界说为流畅晶体管、电路、芯片、系统四个层级的长入度量衡。代文亮觉得，这一框架的兴味在于：它第一次让工艺工程师、电路想象师、架构师、系统工程师围绕团结个量、用团结套单元张开协同优化，而不是各自在本层零丁优化。

这也意味着，EDA 的进攻性被从头界说。何庭波在论文中直言，现存 EDA 是为面积、时序、功耗三轴零丁优化而想象，系统 τ 当作残差出现。若要实现全鸿沟逻辑折叠，器具链必须初次将多个堆叠晶圆视作一个一语气想象实体。

国产 EDA 厂商有望迎来契机窗口。在田丰看来，外洋 EDA 巨头（如楷登和新念念科技）的中枢代码库在数十年的 2D 优化中深度积聚，其向 3D 架构转移的成本极高。而国产 EDA 厂商在 3D-native 器具上是空缺启程，两边的起跑线差距是历史上最小的时刻。

代文亮也觉得，关于系统级 EDA 这个赛说念来说，这是一次勤快的历史性机遇。当优化对象从晶体管面积变玉成栈时分常数，当想象界限从单片 SoC 扩张到芯片 - 封装 - 整机，器具链的重构就不再是改日的事，而是正在发生的事。

不外，窗口并不虞味着能够马上实现。目下，国内现存已上市 EDA 企业的本领布局，仍主要相关于数字前端、模拟电路、制造类等单芯片层面，在系统级 EDA 标的尚未酿成可鸿沟化、可工程化的竣工能力体系。

与此同期，外洋巨头已驱动提前卡位。新念念科技以 350 亿好意思元收购 Ansys，西门子收购 Altair，Cadence 将计谋更动为智能系统想象，45% 的客户已来自系统类企业。这些并购的中枢逻辑，是用多物理场仿真能力补都传统 EDA 在系统层的空缺。

深度科技谈论院院长张孝荣向期间周报记者示意，在 EDA 领域，国产厂商在系统级 EDA 这个新赛说念上确乎有契机收缩与外洋三巨头的差距，华大九天、芯和半导体已在 3DIC 和多物理场仿真上提前落子，而 AI 驱动的想象范式变化，对扫数玩家而言都是新课题。但他同期教导，华为自研的器具链很可能酿成新的顽固生态，其他厂商恐怕能分到这杯羹。

虽然，国产 EDA 并非莫得突破口。田丰指出开云世界杯官网，概伦电子的器件建模器具（SPICE 模子、统计变异模子）已被台积电、三星等大众前十大晶圆厂考据摄取，具备从器件性情建模扩张到晶圆间变异建模的本贯通径。晶圆间变异建模的相关尺度，因尚无机构界说，这是国产 EDA 最可能当先写下尺度的敞开领域。

先进封装是重要因素

在何庭波建议的"韬定律"框架中，先进封装的进攻性被明白抬升。

论文列出的四打敞开问题——器具链、晶圆间变异、垂直互连支拨、能量追随定律，委果都指向团结个现实：当芯片驱动走向 3D 逻辑堆叠，封装已不再仅仅"后说念工艺"，开云世界杯官网而是决定系统性能的中枢设施。

其中，晶圆间工艺变异限度，要求晶圆厂具备更强的一致性制造能力；而垂直互连良率，则将封测厂推向接近前说念晶圆制造的工艺水平。田丰觉得，国内最有契机当先突破的设施，是熟识节点晶圆厂在特质工艺上的垂直集成能力，以及封测厂上前说念延迟的晶圆级搀杂键合量产能力。

何庭波论文中的首个工程考据案例，也恰是围绕这一念念路张开。其在挪动 SoC 上摄取逻辑折叠，在不换节点的前提下，把数字、模拟、存储电路散布到垂直堆叠的多个有源层上，通过超细节距搀杂键合将两层迷惑起来，使其在电路想象视角呈现为一块一语气的"超大芯片"。

"不管是时分微缩，如故逻辑折叠，实验上都离不开 3D 堆叠，因此先进封装会是一个重要因素。"张国斌向期间周报记者示意。他觉得，中国在先进封装上并不逾期。包括英伟达、AMD 等公司的部分高端芯片，永久都在中国完成封装测试。

"信得过重要的是，多层堆叠之后，能否实现合座芯片性能的跃迁。"张国斌示意，跟着本年秋天新一代麒麟芯片推出，外界能够能更直不雅看到这一标的的工程化遵守。

证实芯念念想谈论院调研，目下大众前十大委外封测（OSAT）企业中，中国内地占据五席，包括长电科技、通富微电、华天科技、智路封测、盛合晶微，揣度打算市集份额达到 32.6%。

传统封测是代加工式样，中枢竞争力是良率和成本。但在"韬定律"体系下，逻辑折叠对封测的要求更高，接近前说念工艺对晶圆级制造的要求。田丰觉得，通富微电深度绑定华为供应链，而盛合晶微是面前国内最接近前说念后说念会通的封测企业，亦然匹配韬定律能力要求的供应商。

事实上，由于先进封装波及大批晶圆处理工艺，且对洁净度、概括度、自动化等的要求远高于传统封装，晶圆厂与封测厂的界限正在被龙套。包括台积电在内的晶圆厂，频年均在捏续向后说念延迟，自建先进封装产能，并优先管事里面客户体系。

中芯外洋也在加快布局。5 月 15 日，中芯外洋在功绩施展会示意，公司从 2015 年就驱动布局先进封装，现已建设独特机构加深对前沿本领的谈论；此外还开导配套产能，骄横中芯外洋当今客户的相关需求。

散热见地炒作因素大

比拟 EDA、搀杂键合、先进封装等信得过决定逻辑堆叠上限的中枢设施，散热见地也在本钱市集受到追捧，其中或存在领会错位。

韬定律只科罚"时分维度的集见遵守"，并不自动科罚功耗、供电、散热、成本和良率问题。跟着逻辑堆叠干预深水区，热问题依然不再是"配套工程"，而是驱动反向决定堆叠路子自己。

在论文中，何庭波提到，Kirin 2026 摄取"聘请性折叠重要旅途"而非全想象折叠，部分原因恰是热预算不停。其保守版块（局部折叠、1.5μm HB 间距）产生的热密度，仍处于 VC 均热板能力界限之内。改日五年，VC 均热板从 0.35mm 不息向 0.2mm 以下鼓舞，交流石墨烯 - 铜复合结构，仍将是挪动端主流散热旅途。

但问题在于，VC 决策的考订速率是"线性"的，而韬定律下逻辑堆叠带来的热密度增长，可能是"指数级"的。按照论文路子图，到 2031 年，热密度增幅将明白越过传统 VC 决策的演进速率。

田丰指出，散热架构将随逻辑折叠的演进，从单向热流料理升级为垂直热预算协同分派。后面供电驱动的镶嵌式微通说念液冷与键合界面热阻限度，是最具工程详情味的重要标的。

"信得过的壁垒在于芯片和封装里面的散热能力，而不是后端的风冷或均热板。"张孝荣觉得，散热方面，重要突破标的的优先级很明确：材料翻新（比如金刚石 - 碳化硅复合材料）排第一，其次是封装级微通说念液冷，临了是系统级液冷。这方面，国内企业与外洋先进水平差距不小，面前股价里的炒作因素更大。

更深层的问题在于，搀杂键合的热料理壁垒，名义看是材料问题，深层是 CMP 工艺精度和晶圆名义处理的系统限度能力。

田丰指出，国内在 CMP 设备和晶圆键合设备标的已有布局，但尚无一家企业具备 CMP 精度限度、键合界面热阻测量以及封装热考据一体化的系统能力。